

JP-U-H2-118323

TITLE OF THE INVENTION

Filter Circuit

5

What is claimed is:

1. A filter circuit, comprising:

10 a resistor whose first terminal being connected to an input terminal;

a variable electronic resistor whose first terminal being connected to a second terminal of the resistor, and whose second terminal being connected to an output terminal;

15 a capacitor connected between the second terminal of the variable electronic resistor and the ground;

a binarization circuit connected to the second terminal of the variable electronic resistor;

20 a counter for detecting a frequency of the binarization circuit and outputting it as a digital value; and

a control circuit for controlling the variable electronic resistor based on the counter output.

公開実用平成 2-118323

⑩ 日本国特許庁(JP)

⑪ 実用新案出願公開

⑫ 公開実用新案公報(U)

平2-118323

⑬ Int. Cl.³

H 03 H 7/06

識別記号

庁内整理番号

7328-5J

⑭ 公開 平成2年(1990)9月21日

審査請求 未請求 請求項の数 1 (全 頁)

⑮ 考案の名称 フィルタ回路

⑯ 実 願 平1-26452

⑰ 出 願 平1(1989)3月7日

⑱ 考 案 者 嶋 村 俊 樹 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

⑳ 代 理 人 弁理士 内 原 晋

信号処理回路に適用しうるカットオフ周波数可変のフィルタ回路に関する。

〔従来の技術〕

従来のフィルタ回路は、カットオフ周波数固定のCRフィルタと、スイッチとを含んで構成される。

次に従来のフィルタ回路について図面を参照して詳細に説明する。

第3図は従来のフィルタ回路の一例を示す回路図である。

第3図に示すフィルタ回路は、適用する周波数によりスイッチ31で抵抗32を切り換え、不用周波数を除去している。

〔考案が解決しようとする課題〕

上述した従来のフィルタ回路は、基本周波数が短時間で変化する信号の自動計測が困難であるという欠点があった。

〔課題を解決するための手段〕

本考案のフィルタ回路は、入力端子に一端が接続された抵抗と、前記抵抗の他端に一端が接続さ

振する発振回路 14 と、二値化回路 13 の出力の立上りエッジを発振回路 14 の発振周期の $1/2$ 周期遅らせるディレイ回路 15 と、ディレイ回路 15 でリセットし発振回路 14 出力をカウントする二進カウンタ回路 16 と、カウンタ回路 16 出力をデータとし二値化回路 13 出力の立上りエッジ信号で保持し、出力を電子可変抵抗 12 の抵抗値制御に接続したラッチ回路 17 によって構成される。

第 2 図は第 1 図に示す電子可変抵抗 12 の詳細を示す回路図である。

第 2 図に示す電子可変抵抗は、アナログスイッチ 21 と抵抗 22 を並列接続したものを、ラッチ回路 17 の出力ビット数分直列接続したのから構成され、抵抗値はラッチ L S B 側より R 、 $2R$ 、 $4R$ ・・・と公比 2 の等比数列により構成される。


次に動作を説明する。

二値化回路 13 により入力信号 a_i の周期を検出し、カウンタ回路 16 により発振回路 14 のパ




…二値化回路、14 ……発振回路、15 ……ディ
レイ回路、16 ……カウンタ回路、17 ……ラッ
チ回路、18 ……コンデンサ。

代理人 弁理士 内 原 晋



第 2 図



第 3 図

285

代理人 弁理士 内 原 晋

実開2-118323